

文章编号: 2096-1618(2024)03-0268-07

# 基于 FPGA 的千通道压电陶瓷控制系统

吕才玉<sup>1</sup>, 李兴华<sup>1</sup>, 王 俊<sup>2</sup>, 邱国星<sup>1</sup>, 许 洋<sup>1</sup>

(1. 成都信息工程大学电子工程学院, 四川 成都 610225; 2. 成都远望科技有限责任公司, 四川 成都 610101)

**摘要:**针对微位移压电陶瓷驱动器并行控制系统电路结构复杂、成本高、通道数少等缺点,设计一种采用少量 D/A 转换芯片和高压模拟开关进行循环通道切换的千通道压电陶瓷控制系统。考虑硬件设计和结构安装等系统性问题,采用 12 个驱动板和 1 个主控板的设计架构,每个驱动板以 4 片、16 位 AD766 模数转换芯片和 12 片 MAX14802 高压模拟开关芯片为核心,实现 192 个通道模拟电压输出,12 个驱动板组合成 2304 个通道的输出;主控板作为通信和控制核心,以 Artix7 系列 FPGA 芯片为主控芯片,接收上位机发送的数据和命令,并行控制数模转换以及千通道的切换。通过设计与验证,整个系统工作稳定,每个通道的模拟电压绝对误差均小于 0.1 V,相对误差百分比优于 1.2%。目前系统已成功应用于某光学系统的压电陶瓷位移控制中,该系统通过驱动板的扩展,也可实现上万通道的控制输出。

**关键词:** FPGA; 千通道; 压电陶瓷; 循环切换

**中图分类号:** TN492

**文献标志码:** A

**doi:** 10.16836/j.cnki.jcuit.2024.03.002

## 0 引言

压电陶瓷(PZT)具有逆压电效应,能在电压作用下产生微小震动或位移<sup>[1]</sup>,同时具有体积小、响应速度快、功耗低等优点,被视为理想的微位移驱动器。压电致动器利用压电陶瓷在电压作用下产生微位移的特性,在一个平面上叠加一个或多个压电陶瓷,可以控制单个或多个压电陶瓷位移,使其在航天航空、自适应光学控制等领域得到广泛应用。1982 年美国利用压电陶瓷制作压电变形镜作为波前校正器,用于空军空间探测中具备自适应光学系统的望远镜上<sup>[2]</sup>。1990 年发射的哈勃望远镜主镜与次镜分别安装 24 个、6 个压电致动器<sup>[3]</sup>,如今美国研制的天文望远镜所含压电致动器超过 4000 个。目前中国使用压电致动器控制压电陶瓷微位移可分为电流驱动型和电压驱动型两种<sup>[4]</sup>。

汝长海等<sup>[5]</sup>设计了针对单个致动器的电流型驱动控制电路,喻奇志等<sup>[6]</sup>设计了 19 通道输出的电流型驱动控制系统。电流驱动型利用压电陶瓷可以等效为 R-C 电路<sup>[7]</sup>,其充电时间很短为微秒级,放电时间很长达到秒级,所以只要按照一定频率对压电陶瓷充电,就可以达到控制压电陶瓷位移的效果<sup>[8]</sup>。刘畅等<sup>[9]</sup>设计了基于 PA79 放大器的单通道电压型压电陶瓷致动器控制电路,徐辽等<sup>[10]</sup>设计了基于 PA85A 的单通道电压型压电陶瓷驱动电路。电压驱动型直接控制加在

压电陶瓷两端电压来控制位移,通常使用微处理器控制 DAC 输出,再通过驱动放大器放大电压从而控制压电陶瓷位移。这种方法控制少量压电陶瓷时十分方便,但随着控制的压电陶瓷数量增加时,就必须增加 DAC 芯片和放大器的数量达到并行控制的效果,如图 1 所示。




图1 单-多通道并行控制结构图

目前,中国对多通道压电陶瓷控制系统的报道很少,一般都只有几十通道,很少达到百数量级,且基本采用并行控制,也就不可避免受到成本高、电路结构复杂、通道数少等问题的限制。为解决这些问题采用少量器件控制多量输出的方法,再结合电压驱动型和电流驱动型的特点,设计一种基于 FPGA 的千通道压电陶瓷控制系统。系统以 FPGA 为主控芯片,运用少量 DA 转换芯片+少量放大器+高压模拟开关控制的方法,采用循环扫描,实现千通道控制系统的方案,如图 2 所示。系统总计 2304 个输出通道;DA 转换精度要求达到 16 位;单通道扫描输出电压范围为 $-36 \sim +36$  V;多通道扫描输出电压范围为 $-36 \sim +36$  V且电压输出频率大于 50 Hz。

收稿日期: 2023-11-13

基金项目: 四川省自然科学基金资助项目(2022NSFSC0214)

通信作者: 李兴华. E-mail: 9188376@qq.com




图 2 千通道输出系统方案

1 系统总体设计

1.1 系统硬件总体设计

系统分为 3 个板卡:通信板、主控板、驱动板。通信板上网络接收部分使用以太网控制器 CH9121, MCU 选择 STM32H750 为核心;主控板根据对 IO、RAM 等资源的需求,采用 2 片 Xilinx 公司 Artix7 系列 XC7A35T 的 FPGA 芯片作为主控芯片;结合 DA 转换精度、电压输出范围等指标,驱动板模数转换芯片使用单通道 16 位 AD766,主放大器采用高速运算放大器 PB58A,高压模拟开关选择 16 通道可编程 MAX14802 芯片。系统含 1 块通信板、1 块主控板、12 块驱动板,控制 2304 通道输出,系统总体设计框图如图 3 所示。




图 3 系统总体设计框图

主控板上含 FPGA1 与 FPGA2 两块控制芯片,分别负责前 1152 通道、后 1152 通道的时序控制。每块驱动板上有 4 个扫描模块,整个系统含 4×12=48 个扫描模块;每个扫描模块含 1 个 AD766、1 个 PB58A、3 个 MAX14802,负责 48 通道输出,那么每块驱动板将会控制 48×4=192 通道输出,整个系统为 12×192=2304 通道输出。AD766 输出电压为-3~+3 V,为了满足-36~+36 V 的电压输出,这里放大器放大倍数设置为 12 倍。

千通道压电陶瓷控制系统具有如下特点:(1)采用循环扫描输出的方法,使用少量元器件控制千通道电压输出。(2)通过网络接口直接与上位机数据传输,可实时控制对应通道输出。(3)有效解决并行控制系统模式下电路复杂、成本高、通道数少等缺点。

1.2 多通道扫描输出时间设计

由于多通道扫描输出模式下 2304 通道将分为 48 个扫描模块,且每个扫描模块以通道切换的方式循环输出,必须考虑电压输出频率对压电陶瓷位移的影响。苏泊榕等<sup>[11]</sup>给出的压电陶瓷等效电路,如图 4 所示。




图 4 压电陶瓷等效电路图

充电时电路微分方程为

$$\frac{dU_c(t)}{dt} + \frac{1}{RC}U_c(t) = U_0 \quad (1)$$

两边取拉普拉斯变换为

$$U_c(S) = \frac{1}{S}U_0 - \frac{U_0}{S + \frac{1}{RC}} \quad (2)$$

再做拉普拉斯逆变换得到电容充电时两端电压:

$$U_{c充}(t) = U_0 - U_0 e^{-\frac{t}{RC}} \quad (3)$$

充电时间常数:

$$\tau_{充} = RC \quad (4)$$

放电时电容两端电压:

$$U_{c放}(t) = U_0 e^{-\frac{t}{RC}} \quad (5)$$

针对不同的压电陶瓷,只要求得对应的阻值 R 和容值 C,就可以调整充放电时间进而控制位移。以容值为 10 μf 的压电陶瓷为例,充电时设电阻大小为 1 Ω,那么根据以上公式可得充电时间常数 τ 为 10 μs,那么大概经过 3τ 的时间即 30 μs 可完成充电。放电时设内阻为 1 MΩ,那么同样经过 3τ 的时间即 30 s 可完全放电。根据对压电陶瓷驱动器面形保持能力的相关研究指出,单次充电时间间隔应该小于 20 ms。由于系统每个扫描模块 48 个通道串行循环输出,那么单次充电时间需小于 20 ms ÷ 48 ≈ 400 μs,对应电压输出频率大于 50 Hz。

2 硬件电路设计

2.1 通信板硬件电路设计

为减少潜在电磁干扰 EMI (electro-magnetic inter-

ference), 保证数据传输稳定性, STM32 与 FPGA 之间使用差分传输的 LVDS (low voltage differential signaling) 接口<sup>[12]</sup>。同时系统设计主/各数据传输通道, 通信板硬件电路连接图如图 5 所示。




图 5 通信板硬件电路连接图

CH9121 以太网控制器通过两对差分数据线 RX、TX 经 RJ45 接口与上位机通信, 再通过串口通信将数据传输给 STM32。STM32 与 FPGA 之间使用三线制 SPI 协议 (serial peripheral interface), 时钟频率为 50 MHz、16 位传输模式、上升沿采样等, 时序图如图 6 所示。其中 MM\_R\_CLK、MM\_R\_DAT、MM\_R\_CS 分别对应主传输通道的时钟信号、数据信号、片选信号。




图 6 三线制 SPI 通信协议

2.2 主控板硬件电路设计

主控板硬件电路连接图如图 7 所示。




图 7 主控板硬件电路连接图

主控板负责接受通信板的数据, 并对命令进行译码, 产生 AD766 与 MAX14802 的控制时序。由于主控板控制信号较多, 信号直接输出可能导致驱动能力不足, 使系统无法正常工作。为提高整个系统的稳定性, 使用 SN74ALVC164245DL 总线驱动芯片作为缓冲级, 当主控板输出信号时首先传入总线驱动芯片, 再由总线驱动芯片为 AD766 和 MAX14802 提供所需信号, 从而提升主控板的驱动能力, 以使得驱动板按照预定的

方式工作。

2.3 驱动板电路设计

2.3.1 驱动板硬件电路设计

每块驱动板上含 4 个扫描模块, 每个扫描模块由 1 个 AD766、1 个 LM158、1 个 PB58A、3 个 MAX14802 组成。AD766 负责模拟电压的输出; 为增加放大器带负载能力, 使用 LM158 和 PB58A 组成复合放大电路增加放大器带负载能力; MAX14802 高压模拟开关采用串联菊花链的形式, 单个 MAX14802 可控制 16 通道的输出, 经过串联菊花链后可控制 48 通道输出; 单个驱动板可控制 192 通道输出, 硬件连接图如图 8 所示。




图 8 单个驱动板硬件连接图

2.3.2 放大电路设计

采用 APEX 公司 PB58A 高速运算放大器放大 DA 输出的电压, 电路图如图 9 所示。输入电压经三级放大电路后输出, 其中第一级由 LM158 构成电压跟随器, 能够增加输入电阻、提高整个电路带负载能力<sup>[13]</sup>; 第二、三级放大电路采用 PB58A 的复合放大电路, 复合放大设计可以提高精度和扩展输出电压、电流<sup>[14]</sup>的范围。

根据 PB58A 数据手册并进行相关运算<sup>[15]</sup>, 得到闭环升压增益用  $AV_1$  表示:

$$R_c = [(AV_1 - 1) \times 3.1] - 6.2 \tag{6}$$

$$AV_1 = \frac{R_c + 6.2}{3.1} + 1 \tag{7}$$

闭环同向复合放大增益为

$$AV_2 = 1 + \frac{R_f}{R_i} \tag{8}$$

反向复合放大增益用  $AV_2$  表示:

$$AV_2 = -\frac{R_f}{R_i} \tag{9}$$

“有效增益”用  $AV_3$  表示:

$$AV_3 = \frac{AV_2}{AV_1} \tag{10}$$


例如采用反向放大的电路, 若  $R_i$  为 2 kΩ,  $R_f$  为 60 kΩ,  $R_c$  为 0, 那么对应的升压增益为 3, 复合放大增益为 -30, 那么“有效增益”为 -10。



道序号,并缓存数据;然后向 12 个驱动板卡并行发送单通道停止命令使上次所有通道关闭;最后向对应扫描通道发送单通道触发信号,该通道程序写入 DA 数据,控制 MAX14802 打开相应通道的开关(SW),其他通道保持关闭状态。

FPGA 收到多通道扫描输出命令时,首先解析 2304 通道数据;然后把 2304 通道的数据分别存储在 FPGA 中的 48 个存储器中;最后 FPGA 并行启动 48 个扫描模块,实现每个扫描模块中 48 个数据以通道切换的方式循环输出,扫描控制时序如图 11 所示。SW1 打开时表示第 1 通道压电陶瓷充电,如果达到设定的扫描时间时,关闭第 1 通道的 SW1,随后打开第 2 通道的 SW2 进行充电。当 SW48 关闭时完成一轮的充电,为保持压电陶瓷当前的位移,需要重复循环对 48 通道充电。

图 11 扫描控制时序图



## 4 功能测试

系统分别对单通道扫描输出、多通道扫描输出两种模式进行仿真。图 12、13 为单通道扫描输出仿真结



果,当校验位比对成功时发送 DA\_S\_start\_ctrl 脉冲,给 AD766 和 MAX14802 写入对应数据。图 14 为多通道扫描输出仿真结果,当 DA\_close\_time\_en 结束时关闭当前通道输出,随之给 AD766 和 MAX14802 写入下一通道的数据。




图 12 单通道扫描输出接收命令仿真图




图 13 单通道扫描输出 DA、MAX14802 写时序仿真图




图 14 多通道扫描输出 DA、MAX14802 写时序仿真图

4.2 板级验证

连接好所有硬件模块后,利用示波器分别测单通道、多通道输出波形,验证最后输出是否达到指标要求。由于测试时使用的直流电压源最大输出电压为 30.5 V,无法给放大模块提供±36 V 的输入电压,故使用±28 V 供电,由于系统 12 倍放大输出,为消除电压不足导致误差,只展示-24 ~ +24 V 的部分输出结果。




图 15 部分单通道输出波形图




图 16 部分多通道输出波形图




图 17 更换扫描频率-多通道输出波形图

图 15 为单通道扫描输出模式下,系统输出放大后的直流电压驱动压电陶瓷。图 16 为多通道扫描输出模式下,系统按照 48 个电压数据以通道切换方式输出,输出波形为方波。图 17 为多通道扫描输出模式下改变输出频率的波形图,图 17 (a) 以  $10^6 \div 48 \div 400 \approx 50$  Hz 输出,同样方式可以计算图 17 (b)、(c)、(d) 输出频率为 67 Hz、99 Hz、189 Hz。由于受到 AD766 芯片与 MAX14802 模拟高压控制开关等写时序时间的限制,系统输出最大频率为 520 Hz 左右。

使用威世 10  $\mu$ f、200 V 的薄膜电容代替压电陶瓷进行测试,把电容通过导线并联接在一个输出通道上,使用 50 Hz 输出频率的电压脉冲对电容进行充电。测试结果如图 18 所示,当输入电压脉冲时电容迅速充电,断开脉冲时缓慢放电。

为测试系统输出理论电压和实际电压之间的偏差,使用单通道输出电压数据计算误差,电压数据随机




图 18 压电陶瓷等效测试图

选取通道获取。采用绝对误差电压值和相对误差电压百分比来评估系统性能参数,其关系如下:

$$\delta_i = |V_0 - V_i| \tag{11}$$

$$\eta = \frac{\delta_i}{V_i} \times 100\% \tag{12}$$

式中,  $V_0$  为实际放大输出电压值,  $V_i$  为理论放大输出电压值,  $\delta_i$  为绝对误差电压值,  $\eta$  为相对误差百分比。测试结果如表 1 所示。

表 1 数据测试表

测试通道 序号	理论 DA 输出 电压/V	理论放大输出 电压/V	实际 DA 输出 电压/V	实际放大输出 电压/V	电压实际放大 倍数	绝对误差/V	相对误差/%
1	1.7	20.4	1.691	20.31	12.01	0.09	0.4
1	1.4	16.8	1.393	16.72	12.00	0.08	0.5
24	1.1	13.2	1.094	13.14	12.01	0.06	0.5
24	0.8	9.6	0.795	9.55	12.01	0.05	0.5
48	0.5	6	0.496	5.96	12.02	0.04	0.7
48	0.2	2.4	0.198	2.37	11.97	0.03	1.2
1153	-1.7	-20.4	-1.693	-20.35	12.02	0.05	0.2
1153	-1.4	-16.8	-1.394	-16.76	12.02	0.04	0.2
1176	-1.1	-13.2	-1.095	-13.17	12.03	0.03	0.2
1176	-0.8	-9.6	-0.797	-9.58	12.02	0.02	0.2
1200	-0.5	-6	-0.498	-6.00	12.05	0	0
1200	-0.2	-2.4	-0.199	-2.41	12.11	0.01	0.4

## 5 结束语

根据逆压电效应下压电陶瓷的两种驱动类型,设

计一种采用少量 D/A 转换芯片和高压模拟开关进行循环通道切换的千通道压电陶瓷控制系统。实现 2304 通道的单通道扫描输出和多通道扫描输出;单通道扫描输出模式下 2304 通道可单独输出  $-36 \sim +36$  V

的直流电压;多通道扫描输出模式下按照设定的扫描速率以通道切换的方式输出 $-36 \sim +36$  V的模拟电压,从而实现对压电陶瓷的两种控制方式。解决了并行控制系统下每个通道一个D/A转换芯片+放大电路导致的电路结构复杂、成本高、通道数少等问题。通过对输出电压结果分析,绝对电压误差小于0.1 V,相对电压误差百分比不超过1.2%,验证了方案的可行性。

## 参考文献:

- [1] 胡域. 基于DSP的压电陶瓷驱动电源设计[D]. 绵阳:西南科技大学,2020.
- [2] Rousset G, Lacombe F, Puget P, et al. Status of the VLT Nasmyth adaptive optics system (NAOS) [P]. *Astronomical Telescopes and Instrumentation*, 2000.
- [3] 刘莹. 压电变形镜控制方法及应用研究[D]. 合肥:中国科学技术大学,2014.
- [4] 程俊辉. 基于FPGA的压电陶瓷微驱动定位系统设计与研究[D]. 北京:北京工业大学,2017.
- [5] RU Changhai, CHEN Liguu, SHAO Binget, et al. A new amplifier for improving piezoelectric actuator linearity based on current switching in precision positioning[J]. *Measurement Science & Technology*, 2008(19):15203.
- [6] 喻奇志, 彭泰然, 李文来, 等. 基于电荷驱动的多通道压电变形镜电源设计[J]. *压电与声光*, 2019, 41(2):217-220.
- [7] 关宇, 李学华, 何成君, 等. 一种基于以太网的多通道高压放大系统设计[J]. *成都信息工程大学学报*, 2022, 37(1):28-33.
- [8] 贾巍, 范承玉. 应用于快速倾斜镜的压电陶瓷驱动电源[J]. *量子电子学报*, 2015, 32(2):235-240.
- [9] 刘畅, 艾红. 基于PA79压电陶瓷驱动设计[J]. *中国仪器仪表*, 2020(7):77-81.
- [10] 徐辽, 范青武, 刘旭东, 等. 基于PA85A的高精度动态压电陶瓷驱动电源设计[J]. *压电与声光*, 2018, 40(4):564-567.
- [11] 苏泊榕. 一种压电陶瓷促动器线性位移驱动电路及其实现方法:中国专利, 113489095A[P]. 2021-10-08.
- [12] 乔锐, 翟成瑞, 张彦军. 一种LVDS高速数据传输电路[J]. *电子器件*, 2021, 44(2):312-315.
- [13] 王金萍, 吴熙文. 运放电路在测试系统中的应用[J]. *电子与封装*, 2017, 17(12):18-22.
- [14] 赵碧杉, 尹达一, 曾攀, 等. 高精度大功率压电陶瓷驱动关键技术[J]. *压电与声光*, 2013, 35(6):853-857.
- [15] 赵会勤, 董泽芳. 运算放大器参数的测量分析[J]. *集成电路应用*, 2022, 39(4):10-11.

## Thousand-channel Piezoelectric Ceramic Control System based on FPGA

LV Caiyu<sup>1</sup>, LI Xuehua<sup>1</sup>, WANG Jun<sup>2</sup>, QIU Guoxing<sup>1</sup>, XU Yang<sup>1</sup>

(1. College of Electronic Engineering, Chengdu University of Information Technology, Chengdu 610225, China; 2. Chengdu Yuanwang Technology Co., Ltd, Chengdu 610101, China)

**Abstract:** Aiming at the disadvantages of the micro-displacement piezoelectric ceramic driver parallel control system, such as complex circuit structure, high cost, and small number of channels, A thousand-channel piezoelectric ceramic control system using a few D/A converter chips and high voltage analog switch for cyclic channel switching is designed. Considering the systematic problems such as hardware design and structural installation, the system adopts the design architecture of 12 driver boards and 1 main control board. Each driver board takes 4, 16-bit AD766 analog-to-digital conversion chips and 12 MAX14802 high-voltage analog switch chips as the core to achieve 192 channels of analog voltage output. 12 drive boards combined to produce 2304 channel outputs; The main control board as the communication and control core, Artix7 series FPGA chip as the main control chip, receiving data and commands sent by the host computer, parallel control of digital-to-analog conversion and thousand channel switching. Through design and verification, the whole system works stably. The absolute error of analog voltage in each channel is less than 0.1V, and the relative error percentage is better than 1.2%. At present, the system has been successfully applied to the piezoelectric ceramic displacement control of an optical system. The system can also realize the control output of tens of thousands of channels through the expansion of the drive plate.

**Keywords:** FPGA; kilocapane; piezoelectric ceramics; cyclic switching